2025年度卒業論文
- 玉元慈恩, QCCDにおける量子テレポーテーションを用いたイオンシャトリングオーバヘッド削減手法
- JIN Zenghao, MCT ゲートの並列分解とT ゲートのZ 系列操作への置換を用いたT-depth 削減手法
- 西中龍, MCTゲート分解における並列度の最大化によるT-depth 削減手法
- 熊本匠真, 補助量子ビット数の制約下における最小T-depth を実現する測定を用いたMCT ゲート分解手法
- 戸髙温人, 探索方法を動的に変更するビームサーチを用いた量子ビットマッピング手法
- 西村葵, 共有入力時の非スケーリング加算器における遅延とバイパスを用いた相関低減手法
- HUANG Jiaming, Stochastic Computing における限られたLFSR の割当て最適化と高速シミュレーション手法
- 木野蓮太, Binary-Interfaced Stochastic Computing を用いた行列乗算アーキテクチャの設計
- 梶原悠人, MEDAバイオチップにおける再利用する液滴の候補の拡張による廃棄液滴削減手法
- 坂田治輝, DMFBバイオチップにおける効率的な3液滴の同時ルーティング手法
- 長友駿仁, MEDAバイオチップの分割エラーに対するアリコート操作を応用した液滴間体積の適応型回復手法
2024年度卒業論文
- 三石海人, QMDDを用いた量子回路シミュレータの並列化手法
- 飯田羽空, テンソルネットワークと無向グラフを利用した量子回路シミュレーションにおける無向グラフのノードの消去順序の検討
- ZHANG Jinrui, SATソルバーの計算時間の分類
- SONG Jinghao, 機械学習を用いたBDDの最適変数順序の予測
- SHI Menghan, SwapゲートとBridgeゲートの併用による量子回路のマッピング手法
- 柳田陽太, 区間分割に基づくビット操作を利用した小面積かつ高精度なSC演算回路の検討
- 若崎圭太郎, LFSRを共有したStochastic Number GeneratorのXORゲート接続による相関の削減手
- 中村一晴, MEDAバイオチップにおける分離、合成を考慮したルーティング手法の高速化
2023年度卒業論文
- 濵田直弥, SCによる最大値計算回路におけるカウンタのビット数とエラーの関係の評価
- 五十嵐優介, シングルターゲット向け液滴調製手法CoDOSのマルチターゲットの合成への拡張
- 篠田波音, ビットシフトを用いて拡張したStochastic Numberの演算誤差の評価
- 鈴木皓貴, DMFBにおけるノードレベルを考慮したノード二重化によるエラー訂正手法
- 長谷川喬輝, MCTゲートをペアとして分解することによる量子コストの削減
- 堤日向, SCでの2つのビット列を用いた符号付きのSNの表現手法とその評価
- 福井健介, MEDAバイオチップにおける液滴の再利用によるコスト削減手法
- 松尾駿佑, Simulated Annealing による格子手術における論理量子ビットの初期配置の最適化手法
- 山口豪仁, 2種類のMCTゲート分解手法を組み合わせたTゲート数削減手法
2022年度卒業論文
- LIN Chuan, 液滴の分割と速度を考慮したMEDA上でのルーティング手法
- 大柴寿浩, 2分割平均SN を用いたSC 乗算のエラー解析手法
- 瀧頭直斗, 早期終了を目的としたSC演算器
- ZHOU SONGYU, 多層マルチプレクサ回路を用いた複数のSNを加算する手法
- 廣野航輝, 打ち消しあいを考慮したMCTゲートの分解によるT-depth削減手法
- 松田悠右人, グローバーのアルゴリズムの使用量子ビット削減手法
- 中尾龍矢, QRACを用いたQAOAの使用量子ビット数の削減手法
- 荻野浩平, W状態を考慮した巡回セールスマン問題向けのVQEの量子回路合成手法
2021年度卒業論文
- 有村優斗, 入力SNの一部のビットを置き換える手法によるSC累乗根回路の実現
- 平井将隆, 2×3ミキサーを用いたPMD上での液滴移動のない混合手順の生成
- 清野恭平, SMTソルバを用いた一次元NNA回路のコスト削減手法
- 松永卓也, 可換な量子ゲートの順序変更を考慮する量子ビットの初期配置の決定手法
- 石井創, 輸送ビット間の距離を考慮した量子テレポーテーションを用いたNNA回路設計手法
- 中田雄大, NN回路合成のための効率的なSWAPゲート挿入手法
2020年度卒業論文
- HAN ZHENGTONG, 量子ビットの処理順序を考慮したシュタイナーガウスによる量子回路の設計
- 紀伊 拓人, Stochastic ComputingにおけるLFSR出力の共有とビット反転による相関の変化の調査
- 北尾尚輝, 位相がずれたトフォリゲートの厳密最小化手法
- 黒田将平, トランスダクション法の適用による量子ブール回路のコスト削減手法
- 杉原冴紀, IBM Quantum Experiece における実行時のエラー率低減手法の性能調査
- 舛田圭丞, 複雑な量子状態の初期化を利用した補助量子ビット削減手法
- 浅田尚也, QAOAでの探索パラメータの変遷の可視化
- 山口祐人, Micro Electrode Dot Arrayにおける誤差を少なくする目標比率の変換手法
- 和田有史, Digital Microfludic Biochipにおけるエラー同士の相殺を利用したエラー訂正手法
- 石田 滉, 拡張ネットワークフローモデルの 最適な階層を求める手法
- 井上仁志, Stochastic Computingにおける複数の加算を同時に行う各手法の比較
- 宮本知弥, カウンタを利用しないStochastic Numberの大小比較器
- 川南翔貴, 3線式SNを用いた演算手法
2019年度卒業論文
- 小栗輝海，量子ゲートの内部論理を考慮したゲートの順序入れ変えによる量子コスト削減手法
- XIA Yuhang，量子ゲートの成功率が異なるアーキテクチャにおけるCNOTゲートの成功率の最大化手法
- CHEN YEYANG，列の順番を考慮したガウスの消去法によるNNA量子回路の設計手法
- 木村俊介，MEDAにおける近似を用いた試薬の混合手法
- 坂本 龍哉，単一故障を考慮したマイクロ流体バイオチップの対故障設計手法
- 富士元剣之介，3入力を考慮したQCA回路設計手法
- 有澤 寛太，複数の共振モードを考慮した光 NoC におけるトポロジー生成手法
- 市川克泰，RB乗算器を用いたSC積和演算器
- 若林里佳， πDDを用いた隣接条件のあるグリッド割り当て
2018年度卒業論文
- 応帥傑, “Programmable Microfluidic Deviceにおける試薬混合”
- 大迫磨弥, “フロンティア法を用いたPMD試薬配置における経路設計手法”
- NIGOLS Pille-triin, “MEDAチップ上のルックアップテーブルを用いた試料生成アルゴリズム”
- 吉田育流, “MEDAでの液滴分割ルーティング”
- 辻本到樹, “DMFBの分割エラー率を変数としたエラーの解析手法”
- 瀬川莉彩, “2量子ビット同時観測を1ビットで行うための量子回路の最小化”
- 若林陽平, “bridgeを自動的に適用するトポロジカル量子回路の最適化手法”
- 福永和輝, “CNNにおける配列型近似乗算器の使い分け手法”
- 岡本啓太郎, “RoBA 乗算器における丸め部の追加による改良手法”
- BAO Yifang, “ルーティングベースのDMFB合成におけるクリーニングの最適化手法”
2017年度卒業論文
- 浅井孝太, “トポロジカル量子回路の最適化手法”
- 梅田悠人, “整数計画ソルバーを用いたNetworked Labs-on-Chipの設計手法”
- 坂本雄大, “SCの回路におけるLFSR共有時の入力数削減による誤差削減手法”
- 服部和佳樹, “SWAPゲートを挿入せずに演算可能な部分回路の構築による2次元NNA量子回路のコスト削減手法”
- 森田一輝, “CSPFを用いた多数決論理回路設計手法”
- 渡邊結希乃, “Approximate Computingを利用した配列型乗算器の遅延故障への対処法”
2016年度卒業論文
- 津田 歩武, “GPUを用いたPageRankにおけるダイバージェンス削減の検証”
- 藤谷 正太, “GPGPUによるユニタリ行列分解の高速化の検討”
- 濱口 拓也, “論理式の項数に着目したBBDDのノード数を削減するための変数順序決定手法”
- 清水 聖哉, “chowのパラメータを用いた部分回路のしきい値ゲートへの置換”
- 丸山 悟, “論理関数の分解木を用いたしきい値回路の合成手法”
- 津野 涼平, “試料の分割によるPMDの実行時間の短縮”
- 江崎 聡真, “NAND回路から変換する量子回路の補助ビット削減手法”
- 木畑 智弘, “ゲートの並び替えによるNearest Neightbor Architecture上での二次元量子回路のコスト削減手法”
- 櫻井 広大, “0-1ナップサック問題におけるQICSAのパラメータの検証”
2015年度卒業論文
- 大谷一石, “試料合成における交差汚染を考慮したバイオチップ設計手法”
- 小野田将人, " 複数出力を考慮した量子回路最適化手法"
- 羽田健太郎, “クラスタ状態トポロジカル量子回路の最適化手法”
- 宮川洋平, “Approximate Adderを利用したSAD演算回路の検証”
- 阿部航大, “決定図を用いた確率計算のための数式処理システム”
- 渡邉太郎, “しきい値回路の最適化手法の高速化”
- 塩谷慎, “GPGPUを用いた行列分解の高速化”
- 塘拓実, “2変数のバーンスタイン多項式を用いたStochastic論理回路の設計”
2014年度卒業論文
- 北川大樹, “整数計画法ソルバーを利用したDMFB合成手法”
- 星孝太郎, " 量子ビットの再配置によるTQC回路のコスト削減手法"
- 加峯茉以子, “しきい値回路のトランスダクション法を用いた面積削減手法”
- 櫛田耕平, “MPMCTゲートの挿入による論理関数を実現する量子回路のコスト削減手法”
- 渡邉朗弘, “BDDとZDDの選択によるメモリ使用量の削減手法”
- 壷阪幸輝, “Stochastic Computingにおけるマルチプレクサを用いた回路設計の効率化”
- 中井凌, “SFQ論理回路向けの高速なレイアウト手法”
- 寺倉大貴, “Stochastic ComputingによるSAD演算回路の実装・検証”
2013年度卒業論文
- 安藤友紀,“RSBDDとBDDを併用した二線式SFQ論理回路の設計手法”
- 松本涼平,“クロック同期が不要な論理ゲートを用いたSFQ論理回路のジッタを考慮した設計法”
- 川口翔平,“動き検出における高速探索手法を組み合わせたSXORの性能評価”
- 後藤敏宏,“動き検出におけるSAD演算回路の高速化”
- NGUYEN QUANG DIEU,“多様なオペレーションが可能なモジュールを用いたDMFBの設計手法”
- 春日井貴通,“PPCにおける新しいLUT配置手法”
- 島鉄平,“エリア分割手法を利用した量子回路の最適化”
- 引間直也,“トポロジカル量子計算向けの量子回路の最適化への遺伝的アルゴリズムの適用”
- 八釼圭二,“GPUを用いた量子回路シミュレーションにおけるハッシュ値計算の高速化”
2012年度卒業論文
- 池田祐一,“最大塩基対数をもつRNA二次構造のグラフ構造を利用した高速な探索手法”
- 小田紀貴,“グラフの対称性を利用したフロンティア法によるパスマッチングの列挙”
- 河合爽之,“Digital Microfluidic Biochip を用いた試料生成時の試薬量削減手法”
- 白川大智,“Digital Microfluidic Biochip における相互汚染回避を考慮したルーティング最適化手法”
- 杉江貴裕,“GPGPU による RNA 二次構造推定の高速化手法”
- 住大権吉郎,“LUT を用いた回路における二重化手法”
- 高木康徳,“SeqBDD を用いた文字列検索処理のハードウェアでの高速化手法”
- Dinh Anh Trung,“A Clique-Based Approach to Find Optimal Binding and Scheduling Results in Flow-Based Microfluidic Biochips”
2011年度卒業論文
- 伊坂萌,“BDD を理解するための 学習支援システムの改善と評価”
- 伊藤洋平,“SeqBDD における 最長共通部分列・部分文字列アルゴリズム”
- 冨永貴史,“ビット選択 SAD の誤検出条件のGPU によるデータ収集”
- 平塚進之介,“トポロジカル量子コンピュータにおける 量子回路の最適化手法”
- 三原達朗,“CUDA における GPU を用いた 行列演算の高速化の評価”
- 村上和子,“StreamingTrie の処理速度の検証”
- 脇坂雅幸,“パッチャブルアクセラレータにおける 機能修正に最適な冗長結線の追加手法”
- Yuri Ardila,“Evaluation of Migration Methods for Island Based Parallel Genetic Algorithm on CUDA”
2010年度卒業論文
- 青木洋士, “Sequence BDDを利用した文字列連想配列”
- 江本一憲, “量子回路における検証コスト削減のためのToffoli ゲートを構成するゲート群の検出手法”
- 奥貴史, “NNCを考慮した上でToffoli ゲートを基本ゲートに分解する手法”
- 木田龍之, “GPUを利用した論理シミュレーションの提案と評価”
- 崔英鮮, “再帰的計算に基づくステレオマッチングのハードウェアへの実装と検証”
- 鶴田大貴, “整数線形計画法による面積制約を考慮した耐故障データパス生成手法”
- 松尾惇士, “ゲート順序を考慮したLNN アーキテクチャ上での量子回路の実現方法”
- 森紘志, “ストリーム形式のTrie 木を用いた文字列集合演算”
- 山口裕志郎, “入力順序の入れ替えを考慮した量子回路の等価性検証”
- 山本勝也, “BDDにおける再帰アルゴリズムの学習支援システム”
