Dependable党

HLS(High Level Synthesys)党

テーマ1:Dependable HLS

近年、計算機システムには、トランジスタのばらつきによる歩留まりや信頼性の低下、
宇宙線により半導体のメモリが反転するソフトエラーなどの問題がある。
そのため、故障に強い計算機システムを設計する必要がある。
そこで我々は、Dependableな、耐故障性の高いHLS手法を目指す。

 

テーマ2:ECO HLS

近年のSoC (System on a Chip)の処理速度の向上には目を見張るものがある。
しかし、その性能の向上にも拘らず、SoC開発は激しい競争の中にあるため、それらの開発期間はむしろ短縮化傾向にある。
そのため、開発期間の短さに起因した、開発の最終段階での仕様変更やバグ修正などの増加が問題となっている。
これらの機能変更をECO (Engineering Changing Order)と呼ぶ。
我がHLS党では、HLSによるハードウェア製造後の、ECO手法についても扱う。

図:ソフトエラーが発生する様子

 

HLS党の公約:こんなことを目指します。

・新しい故障や製造誤りも考慮に入れたハードウェアの設計。
・エラー耐性を考慮した高位合成の技術を向上させる。
高位合成…本来ハードウェアを設計する際に用いるVerilog-HDLなどのRTL(データ転送レベル)記述ではなく、Cなどの動作記述で回路を設計するための技術。
これにより設計の抽象度が上昇し、設計時間、設計記述量が大幅に減少する。
またシミュレーション時間も早くなる。

 

こんな研究テーマが考えられます

①耐故障ハードウェアの設計手法の研究

 

 

②エラー耐性を考慮した高位合成の研究

 

 

卒業研究ではこんなことをしました

テーマ1:Dependable HLS

エラー耐性を考慮した高位合成を行うために、回路内のモジュールの三重化を行う。 しかし、全てのモジュールを三重化してしまえば、回路面積が肥大化してしまう。 与えられた面積制約の中で、どのモジュールを三重化すれば最も信頼性を 向上できるのかを整数線形計画法を用いて考える。

 

卒論タイトル:整数線形計画法による面積制約を考慮した耐故障データパス生成手法

 

大気中の中性子が回路に衝突することで,回路内の値が反転すること をソフトエラーと呼ぶ.回路でソフトエラーが発生しても正しい値を出 力するように,高位合成後のデータパスを耐故障化しなければならない. 耐故障化手法の一つに,モジュール三重化というものがあるが,この手法 はデータパスの実装面積を増大させるという問題があり,実装面積を抑 えるためには,三重化を行うモジュールを限定しなければならない.本 論文では,整数線形計画法を用いることにより,回路の実装面積と故障 率のトレードオフを考慮したモジュール三重化を行う手法について提案 する.実験の結果,本論文で使用したベンチマーク程度の回路規模であ れば,数秒で最適解が導き出せることが分かった.

 

テーマ2:ECO HLS

パッチャブルアクセラレータは処理性能及び電力効率の損失を抑えつつ、製造後の仕様変更やバグ修正を可能とするハードウェアである。 しかし、従来のパッチャブルアクセラレータは、仕様変更やバグ修正に対応する際にメモリを過剰に消費してしまうことがある。 そこでデータパス中の必要な個所に冗長な結線を追加することで、仕様変更やバグ修正時に必要となるメモリの使用量の削減できるのかを整数線形計画法を用いて考える。

 

卒論タイトル:パッチャブルアクセラレータにおける機能修正に最適な冗長結線の追加手法

 

近年,半導体チップの処理の高速化と省電力化のために,半導体チッ プ中に含まれるアクセラレータと呼ばれるハードウェアの数が増加して いる.その一方で,その開発期間は短縮化傾向にある.そして,十分な 開発期間を与えられないことにより,仕様変更やバグ修正の頻度は増加 している.半導体チップ製造後に機能修正の必要性が生じた場合,半導 体チップを再製造しなければならず,結果として莫大な再製造コストが かかってしまう.そこで,製造後の機能修正を可能とする手法に注目が 集まっている. 製造後の機能修正を可能とするために,制御回路を部分的にプログラ マブルにするパッチャブルアクセラレータという手法が提案された.こ の手法では,結線論理で実現された制御回路の一部にパッチを当てるこ とで機能修正を可能にしている.パッチャブルアクセラレータは従来の プログラマブルアクセラレータと比較すると, 実装面積および電力効率に おいて大きな改善が見られる. しかしながら,パッチャブルアクセラレータは与えられた機能修正に 対応できない場合があり,また,メモリの使用量には改善の余地がある. そこで本研究では,パッチャブルアクセラレータのプログラマビリティを 向上させるために,与えられた回路の適切な箇所に冗長結線を追加する 手法を提案する.整数線形計画法を用いて実装した本提案手法では,追 加した冗長結線本数とパッチャブルアクセラレータのプログラマビリティ のトレードオフを取ることが可能である.実験の結果,本稿が用いたベ ンチマーク程度の回路規模であれば,数秒で最適解を導き出せることが わかった.

 

Dependable党についてさらに詳しく知りたい方は下のプレゼンテーションをご参照ください!